(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-257799

(43)公開日 平成10年(1998) 9月25日

(51) Int.Cl.6

H02P 8/38

G01R 31/02

識別記号

FΙ

H02P 8/00

G01R 31/02

S

審査請求 未請求 請求項の数3 OL (全 10 頁)

(21)出願番号

特願平9-53515

(71)出願人 000003207

トヨタ自動車株式会社

愛知県豊田市トヨタ町1番地

(22)出願日

平成9年(1997)3月7日

(72) 発明者 延原 以清

愛知県豊田市トヨタ町1番地 トヨタ自動

車株式会社内


(74)代理人 弁理士 伊東 忠彦

(54) 【発明の名称】 多チャンネル出力装置の出力オープン検出装置

(57) 【要約】

【課題】 本発明は多チャンネル出力装置に出力オープ ン検出装置に関し、低コストで多チャンネルの出力オー プンを検出することを目的とする。

【解決手段】 駆動回路12とアースとの間にステッピ ングモータの各コイル10a~10dが接続され、出力 トランジスタ12a~12dと並列に高抵抗の抵抗体2 4 a~2 4 dが接続されている。出力端子13a~13 dにはダイオードOR回路34が接続されている。コイ ル10a~10dの何れかに断線が生ずると、抵抗体2 10 4a~24dを介して駆動電圧源22の電圧が出力端子 に出力され、出力端子の電位はハイレベルに維持され る。この場合、ダイオードOR回路34の出力はハイレ ベルとなってタイマコンデンサ72に充電され、その充 電電圧が所定値を越えると比較回路40よりハイレベル 電圧が出力される。



【特許請求の範囲】

【請求項1】 複数のスイッチング素子と、該複数のス イッチング素子の夫々に対応し、対応するスイッチング 素子のオン・オフに応じて出力電流がオン・オフされる 複数の出力端子とを備える多チャンネル出力装置の出力 オープンを検出する多チャンネル出力装置の出力オープ ン検出装置であって、

1

前記複数の出力端子の夫々に接続された負荷に対して所 定の微小電流を供給する微小電流供給手段と、

前記負荷のうち何れかの端子間電圧がハイレベルの場合 10 にハイレベルを出力すると共に、全ての負荷の端子間電 圧がローレベルの場合にローレベルを出力する論理和出 力手段と、

前記論理和出力手段の出力が所定期間以上ハイレベルに 維持された場合に出力オープンが生じたことを示す出力 オープン信号を出力するオープン検出手段と、を備える ことを特徴とする多チャンネル出力装置の出力オープン 検出装置。

【請求項2】 請求項1記載の多チャンネル出力装置の 出力オープン検出装置において、

前記スイッチング素子は前記出力端子に対して高電位側 に設けられていると共に、

前記論理和出力手段は、前記出力端子の夫々の電位を入 力信号とする論理〇R回路よりなることを特徴とする多 チャンネル出力装置の出力オープン検出装置。

【請求項3】 請求項1記載の多チャンネル出力装置の 出力オープン検出装置において、

前記スイッチング素子は前記出力端子に対して低電位側 に設けられていると共に、

前記論理和出力手段は、前記出力端子の夫々の電位を入 30 力信号とする論理NAND回路よりなることを特徴とす る多チャンネル出力装置の出力オープン検出装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ステッピングモー 夕駆動装置の如く多チャンネルの電流出力を備える多チ ャンネル出力装置に係り、特に、その出力オープンを簡 易な構成で検出するのに好適な多チャンネル出力装置の 出力オープン検出装置に関する。

[0002]

【従来の技術】従来より、ステッピングモータの駆動装 置として、例えば特開平3-218298号に開示され る構成が公知である。上記従来の装置は、付与された指 令パルスに応じてステッピングモータの各コイルに通電 する駆動回路を備えている。各コイルが切り替えて通電 されることで、ステッピングモータが駆動される。指令 パルスの周波数が高くなり過ぎると、ステッピングモー 夕が指令パルスに追従できなくなって脱調が生ずる。脱 調が生ずるとステッピングモータは所期の特性を発揮し 得なくなる。このため、ステッピングモータの運転状態 50 段と、前記負荷のうち何れかの端子間電圧がハイレベル

の異常の有無を監視するうえで、ステッピングモータの 脱調を的確に検出することが必要とされる。

【0003】一般に、ステッピングモータに脱調が生ず ると、ステッピングモータのコイルには逆起電力が殆ど 生じなくなる。コイルの端子間電圧、コイルに供給され る電流、及び、逆起電力の間には一定の関係が成立す る。従って、脱調に起因して逆起電力が生じなくなる と、コイルの端子間電圧が正常運転時に対して変化す る。そこで、上記従来の装置においては、かかるコイル の端子間電圧の変化を検出することによりステッピング モータの脱調の有無を判別することとしている。

[0004]

【発明が解決しようとする課題】ところで、ステッピン グモータの何れかのコイルに断線が生じた場合、ステッ ピングモータは所期の特性を発揮し得なくなる。従っ て、ステッピングモータの運転状態の異常の有無を監視 するうえでは、コイルの断線を検出することも必要であ る。しかしながら、上記従来の装置は、コイルの断線を 検出するための手段を何ら備えていない。また、上述の 如く、上記従来の装置は、コイルに正常に駆動電流が流 20 れることを前提としてモータの脱調の検出を行なうもの であるため、コイルの断線が生じた場合には、モータの 脱調を正確に検出することができない。

【0005】ステッピングモータのコイルの断線を検出 する技術としては、モータの動作に影響を与えない程度 の微小な電流を各コイルに供給し、各コイルの端子間電 圧と所定の基準電圧との比較に基づいて、当該コイルに 断線が生じているか否かを検出するものが知られてい る。しかしながら、上記従来の技術において、コイルの 端子間電圧と基準電圧との比較はコイル毎に行なわれる ため、ステッピングモータが備える各コイルについて、 電圧の比較を行なう回路を設けなければならない。この ため、上記従来の技術によれば、コイルの断線の有無を 検出するために、ステッピングモータ駆動装置のコスト が大幅に増大してしまう。

【0006】本発明は、上述の点に鑑みてなされたもの であり、ステッピングモータ駆動回路のコイル断線の如 く、多チャンネル出力装置の出力オープンを低コストで 検出することが可能な、多チャンネル出力装置の出力オ 40 ープン検出装置を提供することを目的とする。

[0007]

【課題を解決するための手段】上記の目的は、請求項1 に記載する如く、複数のスイッチング素子と、該複数の スイッチング素子の夫々に対応し、対応するスイッチン グ素子のオン・オフに応じて出力電流がオンオフされる 複数の出力端子とを備える多チャンネル出力装置の出力 オープンを検出する多チャンネル出力装置の出力オープ ン検出装置であって、前記複数の出力端子の夫々に接続 された負荷に所定の微小電流を供給する微小電流供給手 の場合にハイレベルを出力すると共に、全ての負荷の端子間電圧がローレベルの場合にローレベルを出力する論理和出力手段と、前記論理和出力手段の出力が所定期間以上ハイレベルに維持された場合に出力オープンが生じたことを示す出力オープン信号を出力するオープン検出手段と、を備える多チャンネル出力装置の出力オープン検出装置により達成される。

【0008】本発明において、各出力端子に接続された 負荷には微小電流が供給される。従って、何れかの出力 端子がオープンとなって負荷が髙抵抗状態になると、当 10 該出力端子に接続された負荷の端子間電圧はハイレベル となる。論理和出力手段は何れかの負荷の端子間電圧が ハイレベルの場合にのみハイレベルを出力する。従っ て、何れかの出力端子がオープンになると、論理和出力 手段の出力はハイレベルに維持される。オープン検出手 段は論理和出力手段の出力が所定期間以上ハイレベルに 維持された場合に出力オープン信号を出力する。上述の 如く、本発明においては、論理和出力手段は各負荷の端 子間電圧に基づいて単一の信号を出力し、オープン検出 手段はその出力に基づいて出力オープンの有無を判別す 20 る。従って、オープン検出手段は全出力端子に対して共 通に設けられ、出力端子の夫々に対応してオープン検出 手段を設けることが不要とされる。

【0009】また、上記の目的は、請求項2に記載する如く、請求項1記載の多チャンネル出力装置の出力オープン検出装置において、前記出力端子は前記スイッチング素子に対して低電位側に設けられていると共に、前記論理和出力手段は、前記出力端子の電位を入力信号とする論理OR回路よりなる多チャンネル出力装置の出力オープン検出装置によっても達成される。

【0010】本発明において、出力端子はスイッチング素子に対して低電位側に設けられている。従って、負荷は出力端子に対して低電位側に接続される。このため、何れかの出力端子がオープンになって負荷の端子間電圧がハイレベルになると、当該出力端子の電位はハイレベルになる。何れかの出力端子の電位がハイレベルになると、論理OR回路はハイレベル電圧を出力する。

【0011】更に、上記の目的は、請求項3に記載する如く、請求項1記載の多チャンネル出力装置の出力オープン検出装置において、前記出力端子は前記スイッチン 40 グ素子に対して高電位側に設けられていると共に、前記論理和出力手段は、前記出力端子の電位を入力信号とする論理NAND回路よりなる多チャンネル出力装置の出力オープン検出装置により達成される。

【0012】本発明において、出力端子はスイッチング 素子に対して高電位側に設けられている。従って、負荷 は出力端子に対して高電位側に接続される。このため、 何れかの出力端子がオープンになって負荷の端子間電圧 がハイレベルになると、当該出力端子の電位はローレベ ルになる。何れかの出力端子の電位がローレベルになる 50 4

と、論理NAND回路はハイレベル電圧を出力する。【0013】

【発明の実施の形態】図1は本発明の第1実施例に係わるステッピングモータ駆動装置の出力回路の回路図を示す。図1に示す如く、本実施例の回路は、4相ユニポーラ駆動型ステッピングモータの各相のコイル10a~10dに駆動電流を供給する駆動回路12と、コイル10a~10dの断線の有無を検出する検出回路14とにより構成されている。

【0014】図1に示す如く、駆動回路12は出力端子13a~13dを備えている。出力端子13a~13d には各相のコイル10a~10dの一端が接続されている。コイル10a~10dの他端は接地されている。駆動回路12は、各コイル10a~10dに対応する互いに同一の回路より構成されている。このため、以下、駆動回路12のコイル10a~10dに対応する部分にそれぞれ、サフィックス"a"~"d"を付して示し、コイル10aに対応する回路について代表的に説明する。

【0015】駆動回路12は出カトランジスタ20aを 備えている。出カトランジスタ20aのコレクタ端子は 出力端子13aに接続されていると共に、保護ダイオー ド21aを介して接地されている。また、出力トランジ スタ20aのエミッタ端子は、所定の駆動電圧Vicを出 力する駆動電圧源22に接続されている。出力トランジ スタ20aのコレクタ端子とエミッタ端子との間には抵 抗体24 aが接続されている。抵抗体24 aの抵抗値 は、駆動電圧源22より抵抗体24を経由してコイル1 0 aへ、ステッピングモータの動作に影響を与えない程 度の微小電流が供給されるように高い値に設定されてい る。また、出力トランジスタ20aのベース端子とエミ ッタ端子との間には抵抗体28aが接続されている。更 に、出力トランジスタ20aのペース端子は抵抗体30 a を介してプリドライブトランジスタ32aのコレクタ 端子に接続されている。プリドライブトランジスタ32 aのエミッタ端子は接地されている。また、プリドライ ブトランジスタ32aのベース端子には図示しないCP Uの制御出力端子が接続されている。

30

【0016】次に、検出回路14の構成について説明する。検出回路14は、ダイオードOR回路34、リセット回路36、充電回路38、及び比較回路40より構成されている。ダイオードOR回路34は、その出力部47に接続された抵抗体48と、抵抗体48と駆動回路12の出力端子13a~13dとの間にそれぞれ接続されたダイオード50a~50dとより構成されている。ダイオード50a~50dはそれぞれ出力端子13a~13d側から抵抗体48側へ向かう電流の流れを許容するように設けられている。ダイオードOR回路34の出力部47にはリセット回路36が接続されている。

【0017】リセット回路36はトランジスタ54を備えている。トランジスタ54のベース端子は、ダイオー

ドOR回路34の出力部47に接続されていると共に、抵抗体56を介して接地されている。また、トランジスタ54のエミッタ端子は接地されている。更に、トランジスタ54のコレクタ端子は、抵抗体58を介して所定の定電圧V_{CC}を出力する定電圧源60に接続されていると共に、直列に接続された抵抗体62及び64を介して接地されている。抵抗体62と抵抗体64との間の接続部位にはトランジスタ66のベース端子が接続されている。トランジスタ66のエミッタ端子は接地されている。また、トランジスタ66のコレクタ端子は充電回路38に接続されている。

【0018】充電回路38は抵抗体70とタイマコンデンサ72とにより構成されている。抵抗体70及びタイマコンデンサ72は、抵抗体70が定電圧源60側となるように、定電圧源60とアースとの間に直列に接続されている。抵抗体70とタイマコンデンサ72との間の部位73にはリセット回路36のトランジスタ66のコレクタ端子が接続されていると共に、比較回路40が接続されている。

【0019】比較回路40は演算増幅器68を備えている。演算増幅器68の正側入力端子には、比較回路40の部位73が接続されている。また、演算増幅器68の負側入力端子は、抵抗体74を介して定電圧源60に接続されていると共に、抵抗体76を介して接地されている。このため、演算増幅器68の負側入力端子には、電圧 V_{CC} が抵抗体74及び76により分圧されてなる基準電圧 V_{TH} が付与される。従って、演算増幅器68は、充電回路38の部位73の電位、即ち、タイマコンデンサ72の端子間電圧 V_{CHARGE} が基準電圧 V_{TH} 以下の場合にはローレベル電圧を出力し、 V_{CHARGE} が V_{TH} を上回るとハイレベル電圧を出力する。この演算増幅器68の出力電圧が比較回路40の出力電圧 V_{OUT} となる。

【0020】次に、図1に示す回路の動作について説明する。なお、以下の説明において、各トランジスタのコレクタ端子及びベース端子の電位を、それぞれ、コレクタ電位、及び、ベース電位と称する。図示しないCPUよりプリドライブトランジスタ32aはオフ状態となる。この場合、出力トランジスタ32aはオフ状態となる。この場合、出力トランジスタ20aのベース端子に電圧V_{IC}が付与されることで出カトランジスタ20aもオフ状態となる。従って、コイル10aには、駆動電流は供給されず、抵抗体24aを介してステッピングモータの動作に影響を与えない程度の微小な電流のみが供給される。

【0021】一方、プリドライブトランジスタ32aのベース端子にCPUよりハイレベルの電圧が付与されると、プリドライブトランジスタ32aはオン状態となる。プリドライブトランジスタ32aがオン状態になると、抵抗体30aによる電圧降下により出力トランジスタ20aのベース電位が低下することで、出力トランジ 50

6

スタ20 aはオン状態となる。この場合、駆動電圧源22より出カトランジスタ20 aを経由してコイル10 a に駆動電流が供給されることで、コイル10 a が励磁される。コイル10 b~10 dについても同様に、プリドライブトランジスタ32 b~32 dのベース端子にハイレベル電圧が付与されることにより励磁される。そして、図示しないCPUが、コイル10 a~10 dが所定のタイミングで励磁されるように、各プリドライブトランジスタ32 a~32 dのベース端子に対して順次ハイレベル電圧を出力することによってステッピングモータが駆動される。

【0022】図2は、本実施例の回路の動作タイムチャートを、コイル $10a\sim10$ dの何れにも断線が生じていない場合(図中区間(I) 及び(III))、及び、コイル $10a\sim10$ dの何れかに断線が生じた場合(図中区間(II))について示す。図2 には、図中上段から順に、

(a) 出力トランジスタ 20 a ~ 20 d のオンオフ状態、(b) ダイオードOR回路 3 4 の出力電圧、即ち、ダイオードOR回路 3 4 の出力部 4 7 の電位、(c) タイマコンデンサ 7 2 の端子間電圧 V_{CHARGE} 、及び(d) 比較回路 4 0 の出力電圧 V_{OUT} のタイムチャートをそれぞれ示している。なお、図 2 (a) は、出力トランジスタ 2 0 a ~ 2 0 d の 4 つ 4 つ 4 で 4 の

【0023】本実施例において、負荷であるステッピン グモータはディテントトルクにより停止角を自己保持で きるPMタイプである。このため、制動後の静止状態で は何れの相にも通電する必要がなく、図2(a)に示す 如く、コイル10a~10dの何れにも駆動電流が供給 30 されないタイミングが存在している。コイル10a~1 0 dの何れにも断線が生じていない場合、出カトランジ スタ20 aがオン状態となると、駆動電圧源22から出 カトランジスタ20aを経由してコイル10aに駆動電 流が供給されると共に、出力トランジスタ20a、ダイ オード50a、抵抗体48及び抵抗体56を経由してア ース側へ電流が流通する。このため、ダイオードOR回 路34から、抵抗体56による電圧降下分に相当するハ イレベル電圧が出力される。同様に、出力トランジスタ 20b~20dの何れかがオン状態となった場合にも、 対応するダイオード50b~50d及び抵抗体48及び 56を経由して電流が流通することで、ダイオードOR 回路34からハイレベル電圧が出力される。即ち、出力 トランジスタ20a~20dの何れかがオン状態となる と、ダイオードOR回路34の出力電圧はハイレベルと なる。

【0024】一方、出力トランジスタ20aが全てオフ 状態となると、コイル10a~10dには、それぞれ、 抵抗体24a~24dを介して微小電流が供給される。 しかしながら、抵抗体24a~24d0抵抗値はコイル

10a~10dの巻線抵抗値に比して十分大きいため、 出力端子13a~13dの電位はローレベルとなる。こ のため、ダイオード50a~50dの何れにも電流は流 通せず、ダイオード出力回路34の出力電圧はローレベ ルとなる。

【0025】このように、コイル10a~10dの何れ にも断線が生じていない場合には、図2(b)の区間 (I) 及び(III) に示す如く、出力トランジスタ20a~ 20dのオンオフ状態に同期して、ダイオードOR回路 34の出力電圧はハイレベルとローレベルの間を変化す る。ダイオードOR出力回路34の出力電圧がハイレベ ルになると、リセット回路36のトランジスタ54がオ ン状態となる。トランジスタ54がオン状態になると、 定電圧源60から抵抗体58及びトランジスタ54を介 して接地側へ電流が流れるため、抵抗体58による電圧 降下によってトランジスタ54のコレクタ電位はローレ ベルとなる。この場合、トランジスタ66のベース電位 もローレベルとなって、トランジスタ66はオフ状態と なる。トランジスタ66がオフ状態の場合、充電回路3 8のタイマコンデンサ72は定電圧源60により抵抗体 20 70を介して充電される。このため、タイマコンデンサ 72の端子間電圧は、タイマコンデンサ72の容量と抵 抗体70の抵抗値とにより定まる時定数Tmで次第に上 昇する。

【0026】一方、ダイオード〇R回路34の出力電圧 がローレベルになると、トランジスタ54がオフ状態と なることでトランジスタ66はオン状態となる。この場 合、タイマコンデンサ72に充電された電荷がトランジ スタ66を介して放電されることにより、タイマコンデ ンサ72の端子間電圧は瞬時に0Vに低下する。従っ て、図2 (c) の区間(I) 、(III) に示す如く、タイマ コンデンサ72の端子間電圧V_{CHARGE}は、ダイオードO R回路3.4の出力電圧の変化に同期して、基準電圧VTH を上回ることなく増減を繰り返す。この結果、図2 (d) の区間(I) 及び(III) に示す如く、コイル10a

~10 dの何れにも断線が生じていない場合には、演算 増幅器68はローレベル電圧を出力することになる。

【0027】これに対して、コイル10a~10dの何 れかに断線が生じた場合、例えば、コイル10aに断線 が生じた場合には、出力トランジスタ20aがオン状態 40 であれば、上記した断線が生じていない場合と同様に、 出力トランジスタ20a、ダイオード50a、及び抵抗 体48、56を経由して電流が流れることで、ダイオー ドOR回路34の出力電圧はハイレベルとなる。一方、 出カトランジスタ20aがオフ状態となると、出力端子 13aには抵抗体24aを介して駆動電圧V₁₆が出力さ れる。このため、ダイオード50a、抵抗体48、及び 抵抗体56を経由して電流が流れることで、ダイオード OR回路34はハイレベル電圧を出力する。このよう に、コイル10aに断線が生ずると、出カトランジスタ 50

20 aのオン・オフ状態にかかわらず、ダイオードOR 回路34の出力電圧はハイレベルとなる。同様に、コイ ル10b~10dに断線が生じた場合にも、出力トラン ジスタ20b~20dのオン・オフ状態にかかわらず、 ダイオードOR回路34の出力電圧はハイレベルとな

【0028】このように、コイル10a~10dの何れ かに断線が生じた場合には、図2(b)の区間(II)に示 す如く、出力トランジスタ20b~20dのオン・オフ 状態にかかわらず、ダイオードOR回路34の出力電圧 はハイレベルに維持される。このため、タイマコンデン サ72が連続的に充電されることになって、図2(c) の区間(II)に示す如く、タイマコンデンサ72の端子間 電圧V_{CHARCE}は増加を続ける。この結果、ダイオードO R回路34の出力電圧が所定期間Tにわたってハイレベ ルに維持されるとV_{CHARGE}はV_{TH}を上回り、比較回路4 0 はハイレベルの電圧を出力するようになる。ここで、 所定期間Tは、システムで起こり得る連続通電時間の最 大値、例えば、原点位置出し時に最小パルスレートで可 動範囲内を往復回転する際に何れかの相に通電されてい る時間の和に対して、回路定数、ばらつき、過渡特性等 を考慮して充分に大きな時間に設定される。従って、比 較回路40の出力電圧Vout がハイレベルとなったこと により、コイル10a~10dの何れかに断線が生じて いることを検出することができる。

【0029】なお、コイル断線の誤検出を防止するた め、タイマコンデンサ72の充電電圧V_{CHARGE}は、コイ ル10a~10dに断線が生じていない場合には電圧V тьを上回らない範囲で増減し、コイル10a~10dの 何れかに断線が生じた場合にのみ電圧VTHを上回って増 加するものでなければならない。従って、基準電圧 V_{TH} 、及び、時定数 T_{RC} は、タイマコンデンサ72への 充電時間が上記所定期間Tを越えた場合にはじめて電圧 V_{CHARGE} が基準電圧 V_{TH} を上回るように設定される。ス テッピングモータの最低パルスレートは一般には数10 ppsであるため、上記所定期間Tは数百msのオーダ である。従って、時定数 T_{RC} も数百msのオーダに設定 される。

【0030】上述の如く、本実施例においては、駆動回 路12の出力端子13a~13dの出力電圧レベルの論 理和がダイオードOR回路34により決定され、その論 理和の時間的な履歴、即ち、ハイレベルに維持された時 間に基づいて、各コイル10a~10dの断線検出が行 なわれる。このため、各コイル10a~10dについて 断線を検出する検出回路を設けることが不要とされ、検 出回路14をコイル10a~10dに対して共通化する ことが可能とされている。このように、本実施例によれ ば、ステッピングモータ駆動装置のコストの大幅な増大 を招くことなくコイルの断線検出を行なうことができ

る。

30

【0031】また、上述の如く、本実施例においては、出力トランジスタ20a~20dのオン・オフ状態にかかわらず、即ち、コイル10a~10dの通電状態にかかわらず断線検出を行なうことができる。従って、コイルの断線検出にあたって、駆動回路12の内部に、駆動中のコイルに対するマスクを行なうための回路を付加することは不要である。このため、図1からわかるように、本実施例においては、通常のステッピングモータ駆動装置の出力端子13a~13dと駆動電圧源22との間にそれぞれ抵抗体24a~24dを設けると共に、出り端子13a~13dに検出回路14を接続することにより上記機能が実現されている。従って、本発明によれば、コイル断線を検出する機能を有しない従前のステッピングモータ駆動装置に対して部品を後付けするのみで、コイル断線の検出機能を実現することができる。

【0032】更に、上記実施例において、断線の有無の判別は、タイマコンデンサ72の充電電圧 V_{CHARGE} と基準電圧 V_{TH} との比較に基づいて行なわれる。上述の如く、充電回路38の時定数 T_{RC} は数百msのオーダと十分に大きいため、充電電圧 V_{CHARGE} は外部雑音の影響を受け難い。また、基準電圧 V_{TH} は、安定な定電圧源60の出力電圧 V_{CC} を分圧することにより得られるため、外部雑音や、コイル $10a\sim10$ dへの通電に伴う駆動電圧源22の電圧変化等の外乱に対して非常に安定である。従って、本実施例によれば、外部雑音や外乱が作用した場合にも、高い信頼度でコイル断線の検出を行なうことができる。

【0033】また、本実施例は、出力端子13a~13 dにハイレベル電圧が出力された期間が所定期間を越え た場合に、コイル断線を検出するものである。従って、 コイルの断線以外に、例えば、出力トランジスタ20a ~20dの端子間の短絡や、CPUの暴走、あるいは、 回路の配線の短絡等に起因して出力端子13a~13d にハイレベル電圧が出力されたことも同様に検出され る。従って、本実施例の回路は、コイル10a~10d の断線検出のみならず、広くステッピングモータ駆動装 置の異常監視システムとしても機能し得ることになる。 【0034】次に、本発明の第2実施例について説明す る。上述の如く、上記第1実施例においては、コイル1 0 a~10 dへの通電状態が切り替えられる際、必ず、 コイル10a~10dの何れにも通電されないタイミン グが設けられるものとしている。しかしながら、例え ば、大きな静止トルクを得ようとする場合等には、ステ ッピングモータの停止時に、停止位置に応じた相のコイ ルに駆動電流を流し続けることが行なわれる。かかる場 合には、常にコイル10a~10dの何れかに通電され るため、即ち、常に出力トランジスタ20a~20dの 何れかがオン状態とされるため、上記実施例のシステム によれば、コイルに断線が生じていないにもかかわら ず、比較回路40からはハイレベル電圧が出力され、コ イルに断線が生じていると誤判定されてしまう。これに対して、本実施例は、上述の如く、常に出力トランジスタ20a~20dの何れかがオン状態とされるような場合にも、コイル断線を正しく検出することが可能な点に特徴を有している。

【0035】以下、本実施例について図3を参照して説

明する。図3は本実施例のステッピングモータ駆動回路 の出力段の回路図を示す。なお、図3において、図1と 同様の構成部分には同一の符号を付してその説明を省略 する。また、図3にはコイル10aに対応する1相分の 回路のみを示している。図3に示す如く、本実施例の回 路において、出力端子13aとダイオード50aとの間 には抵抗体78aが接続されている。また、プリドライ ブトランジスタ32aのベース端子には抵抗体80aを 介して図示しないCPUの制御出力端子が接続されてい る。抵抗体80aの入力側には抵抗体82aを介してト ランジスタ84aのベース端子が接続されている。トラ ンジスタ84aのコレクタ端子は抵抗体78aとダイオ ード50aとの間の接続部位に接続されている。また、 トランジスタ84aのエミッタ端子は接地されている。 【0036】上記した構成によれば、CPUが例えばプ リドライブトランジスタ32aのペース端子に対してハ イレベル電圧を出力すると、上記第1実施例の場合と同 様に、プリドライブトランジスタ32a及び出力トラン ジスタ20aが共にオン状態となり、出力端子13aに 駆動電圧 V_{IG} が出力されることで、コイル10aに駆動 電流が供給される。この場合、トランジスタ84aのペ ース端子にもハイレベル電圧が付与されるため、トラン ジスタ84aはオン状態となる。従って、抵抗体78a とダイオード50aとの接続部位はトランジスタ84a を介して接地され、その電位はローレベルとなる。この ため、ダイオード50aからリセット回路36ヘローレ ベルの電圧が付与される。同様に、プリドライブトラン ジスタ32b~32dのベース端子にハイレベル電圧が 付与された場合にも、オン状態とされた出力トランジス 夕20b~20dに対応するダイオード50b~50d からリセット回路36にはローレベルの電圧が付与され

20

る。

【0037】このように、本実施例によれば、コイル10a~10dのうち駆動中のコイルに対応する回路からはリセット回路36にローレベルの電圧が付与され、その他の相のコイルに断線が生じた場合にのみ当該断線コイルに対応する回路からリセット回路36に対してハイレベルの電圧が付与される。従って、本実施例によれば、ステッピングモータが常に何れかのコイル10a~10dに通電されるように駆動される場合であっても、コイルの断線を正しく検出することができる。

【0038】なお、上記第1及び第2実施例においては、出カトランジスタ20a~20dが上記したスイッ 50 チング素子に、抵抗体24a~24dが上記した微小電 流供給手段に、ダイオードOR回路26が上記した論理 OR回路に、リセット回路36、充電回路38、及び比 較回路40が上記した出力オープン検出手段に、それぞ れ相当している。

【0039】次に、図4を参照して本発明の第3実施例について説明する。本実施例は、出カトランジスタがステッピングモータの各コイルよりアース側に設けられた点で上記第1実施例と相違している。なお、図4において図1と同様の構成部分には同一の符号を付してその説明を省略する。また、図4において、プリドライブトラ 10ンジスタについては図示を省略している。

【0040】図4に示す如く、本実施例の回路は、コイ ル10a~10dに駆動電流を供給する駆動部102 と、コイル10a~10dの断線の有無を検出する断線 検出部104とにより構成されている。コイル10a~ 10 dはそれぞれ駆動電圧源22と、駆動回路102の 出力端子103a~103dとの間に接続されている。 駆動回路 102は出力トランジスタ120a~120d を備えている。出力トランジスタ120a~120dの コレクタ端子はそれぞれ出力端子103a~103dに 20 接続されている。また、出力トランジスタ120a~1 20 dのコレクタ端子は、それぞれ保護ダイオード12 2 a~122dを介して駆動電圧源110に接続されて いると共に、抵抗体124a~124dを介して接地さ れている。抵抗体124a~124dは、駆動電圧源2 2からコイル10a~10dへステッピングモータの動 作に影響を与えない程度の微小電流が供給されるように 髙い値に設定されている。

【0041】出力トランジスタ120a~120dのコレクタ端子には、検出回路104のトランジスタNAN 30 D回路126が接続されている。トランジスタNAND回路126は、出力トランジスタ120a~120dにそれぞれ対応するトランジスタ128a~128dを備えている。トランジスタ128a~128dのベース端子は、それぞれ抵抗体130a~130dを介して出力トランジスタ120a~120dのコレクタ端子に接続されている。また、トランジスタ128a~128dのベース端子とエミッタ端子との間にはそれぞれ抵抗体132a~132dが接続されている。

【0042】トランジスタ128aのエミッタ端子は接 40地されている。また、トランジスタ128dのコレクタ端子は、トランジスタNAND回路126の出力部133に接続されている。トランジスタ128a~128dは、接地側からこの順に、エミッタ端子及びコレクタ端子に関して互いに直列に接続されている。また、トランジスタNAND回路126の出力部133は充電回路38の抵抗体70とタイマコンデンサ72との間の部位73に接続されている。従って、トランジスタNAND回路126の出力電圧はタイマコンデンサ72に付与される。

【0043】本実施例においても、上記第1実施例の回路と同様に、CPUから付与された制御信号により、出力トランジスタ $120a\sim120$ dの何れか1つがオン状態とされると、コイル $10a\sim10$ dのうちオン状態とされた出力トランジスタに対応するコイルに駆動電流が供給される。そして、出力トランジスタ $120a\sim120$ dが、コイル $10a\sim10$ dに所定のタイミングで駆動電流が供給されるように順次オン状態とされることで、ステッピングモータが駆動される。

[0044] 図5は、本実施例の回路の動作タイムチャートを、コイル $10a\sim10$ dの何れにも断線が生じていない場合(図中区間(I) 及び(III))、及び、コイル $10a\sim10$ dの何れかに断線が生じた場合(図中区間(II))について示す。図5には、図中上段から順に、

(a) 出力トランジスタ120 a \sim 120 d のオンオフ 状態、(b) タイマコンデンサ72の端子間電圧V CHARCE、及び(c) 比較回路40の出力電圧 V_{OUT} のタイムチャートをそれぞれ示している。

【0045】なお、図5(a)は、上記図2(a)と同様に出力トランジスタ120a~120dのオン・オフ状態を重畳して、即ち、出力トランジスタ120a~120dの何れかがオン状態とされた場合をオン状態として示している。図5(a)に示す如く、本実施例においても上記第1実施例の場合と同様に、負荷であるステッピングモータはディテントトルクにより停止角を自己保持できるPMタイプである。このため、制動後の静止状態では何れの相にも通電する必要がなく、コイル10a~10dの何れにも駆動電流が供給されないタイミングが存在している。

【0046】コイル10a~10dの何れにも断線が生 じていない場合、例えば、出力トランジスタ120aが オン状態となると、駆動電圧源22からコイル10a及 び出力トランジスタ120aを経由して接地側へ駆動電 流が流れるため、出力端子103aの電位はローレベル となる。従って、この場合、トランジスタ128aのペ ース電圧はローレベルとなって、トランジスタ128a はオフ状態となる。一方、出力トランジスタ120 aが オフ状態となると、駆動電圧源22からコイル10a及 び抵抗体124を経由して微小電流が流れる。この場 合、抵抗体124aによる電圧降下に相当する電圧がト ランジスタ128aのベース端子に付与される。このた め、トランジスタ128aのベース電位はハイレベルと なって、トランジスタ128aはオン状態とされる。同 様に、出カトランジスタ120b~120dがオン状態 となると対応するトランジスタ128b~128dがオ フ状態となり、一方、出力トランジスタ120b~12 8dがオフ状態となると対応するトランジスタ128b ~128 dがオン状態となる。

【0047】従って、コイル10a~10dの何れにも 50 断線が生じていない場合、出力トランジスタ120a~ 120 dが全てオフ状態とされると、トランジスタ12 8a~128dが全てオン状態とされることで、トラン ジスタNAND回路126の出力部133はトランジス タ128a~128dを介して接地される。このため、 出力部133の電位はローレベルとなって、タイマコン デンサ72に充電されていた電荷はトランジスタ128 a~128dを介して放電される。一方、出力トランジ スタ120a~120dの何れかがオン状態とされた場 合には、トランジスタ128a~128dの何れかがオ フ状態とされる。このため、トランジスタNAND回路 126の出力部133は抵抗体70を介して定電圧源6 0に接続され、タイマコンデンサ72は定電圧源60よ り抵抗体70を介して充電される。従って、図5(b) に示す如く、出力トランジスタ120a~120dのオ ン・オフの変化に同期して、タイマコンデンサ72は充 電及び放電され、その端子間電圧は基準電圧V_{HI}を上回 ることなく増減を繰り返す。従って、図5 (c) の区間 (I) 及び(III) に示す如く、コイル10a~10dの何 れにも断線が生じていない場合には、演算増幅器68は ローレベル電圧を出力する。

【0048】これに対して、例えばコイル10aに断線 が生じた場合、出力トランジスタ120aのオン・オフ 状態にかかわらず、出力端子130aの電位はローレベ ルとなる。このため、トランジスタ128aのペース電 圧もローレベルとなって、トランジスタ128aはオフ 状態とされる。同様に、コイル10b~10dに断線が 生じた場合にも、対応するトランジスタ128b~12 8dがオフ状態となる。このように、コイル10a~1 0 dの何れかに断線が生ずると、トランジスタ128 a ~128dの何れかがオフ状態となることで、タイマコ ンデンサ72の定電圧源60側の端子は接地側から遮断 される。このため、タイマコンデンサ72は充電され、 図5(c)の区間(II)に示す如く、タイマコンデンサ7 2の端子間電圧 V_{CHARGE} は上昇を続ける。そして、タイ マコンデンサ72の充電時間が所定期間Tに達し、V CHARGE が基準電圧 VTHを上回った時点で、比較回路 40 の出力電圧がハイレベルとなる。従って、比較回路40 の出力電圧がハイレベルになったことをもって、コイル 10 a~10 dの何れかに断線が生じたことを検出する ことができる。

【0049】このように、本実施例においても、上記第 1実施例の場合と同様に、各コイル10a~10dに共 通の検出回路104を設けることのみで、演算増幅器6 0の出力電圧に基づいて、コイル10a~10dの断線 を検出することができる。また、本実施例においては、 抵抗体124a~124dを出力端子103a~103 dとアースとの間に接続すると共に、出力端子103a ~103dに検出回路104を接続することで、上記機 能が実現されている。従って、本実施例においても、上 記実施例の場合と同様に従前のステッピングモータ駆動 50 14

装置に部品を後付けすることのみで簡便にコイル断線を 検出することが可能とされている。

【0050】なお、本実施例においても、上記図3に示す第2実施例と同様に、駆動中のコイルをマスクする回路を設けることにより、常に出力トランジスタ120a~120dの何れかがオン状態とされるような場合にも、コイルの断線検出を正確に行なうことができる。なお、上記第1及び第2実施例においては、出力トランジスタ120a~120dが上記したしたスイッチング素子に、抵抗体124a~124dが上記した微小電流供給手段に、トランジスタNAND回路126が上記した論理NAND回路に、充電回路38、及び比較回路40が上記した出力オープン検出手段に、それぞれ相当している。

【0051】なお、上記第1~第3実施例においては、タイマコンデンサ72の端子間電圧 V_{CHARGE} が基準電圧 V_{TH} を上回ったか否かを比較回路40で判別することにより、コイルの断線を検出することとしたが、本発明はこれに限定されるものではなく、ダイオードOR回路34(第1及び第2実施例)あるいはトランジスタNAND回路126(第3実施例)の出力電圧がハイレベルとなった期間を計測し、この期間が所定期間Tを越えたか否かに基づいてコイルの断線を検出することとしてもよい

【0052】また、上記第1~第3実施例においては、出力トランジスタ20a~20dあるいは120a~120dに並列に設けられた抵抗体24a~24dあるいは124a~124dによりコイル10a~10dに微小電流を供給することとしたが、本発明はこれに限定されるものではなく、微小電流を出力する定電流源を出力トランジスタ20a~20dあるいは120a~120dと並列に設けることでコイル10a~10dに微小電流を供給することとしてもよい。

【0053】なお、上記第1~第3実施例においては、本発明がステッピングモータ駆動回路の出力回路に適用され、ステッピングモータのコイルの断線により出力がオープン状態となったことが検出される場合について説明したが、本発明はこれに限定されるものではなく、複数の出力スイッチング素子を備え、各出力スイッチング素子のオンオフにより、各チャンネルの出力電流のオン・オフが制御される任意の形式の多チャンネル出力装置の出力オープンの検出に適用することができる。

[0054]

【発明の効果】上述の如く、請求項1乃至3記載の発明によれば、多チャンネル出力装置の出力オープンの検出を低コストで実現することができる。

【図面の簡単な説明】

【図1】本発明の一実施例に係わるステッピングモータ 駆動装置の出力回路の回路図である。

【図2】本実施例の回路の動作タイムチャートである。

【図3】本発明の第2実施例に係わる回路の回路図である。

【図4】本発明の第3実施例に係わる回路の回路図である。

【図5】本実施例の回路の動作タイムチャートである。 【符号の説明】

12a~12d、120a~120d 出力トランジス タ 13a~13d、103a~103d 出力端子

24a~24d、124a~124d 抵抗体

34 ダイオードOR回路


36 リセット回路

38 充電回路

40 比較回路


126 トランジスタNAND回路

【図1】




(a) 出カトランジスタ オン (II) (II) (III) (I


【図3】



【図4】



【図5】



OUTPUT OPEN-CIRCUITING DETECTION DEVICE OF MULTICHANNEL OUTPUT DEVICE

Patent Number:

JP10257799

Publication date:

1998-09-25

Inventor(s):

NOBUHARA MOCHIKIYO

Applicant(s)::

TOYOTA MOTOR CORP

Requested Patent:

Application Number: JP19970053515 19970307

Priority Number(s):

IPC Classification:

H02P8/38; G01R31/02

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To detect the output open-circuit of multiple channels inexpensively by an output open-circuit detection device of a multiple-channel output device.

SOLUTION: Coils 10a-10d of a stepping motor are connected between a driving circuit 12 and a ground and high-resistance resistors 24a-24d are connected in parallel with output transistors 20a-20d. A diode OR circuit 34 is connected to output terminals 13a-13d. When either one of the coils 10a-10d is disconnected, the voltage of a driving voltage source 22 is outputted to the output terminals via the resistors 24a-24d and the potential of the output terminals is maintained at a high level. In this case, the output level of the diode OR circuit 34 becomes high and the output is charged to a timer capacitor 72, and a high-level voltage is outputted from a comparison circuit 40 when the charged voltage exceeds a specific value.

Data supplied from the esp@cenet database - I2